

Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Национальный исследовательский университет «МЭИ»

МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к выполнению курсовой работы по дисциплине
«Проектирование СБИС»

Москва, 2023

ОГЛАВЛЕНИЕ

Методические указания к курсовой работе по дисциплине «Проектирование СБИС».....	3
Требования к содержанию и оформлению работы.....	4
Поток проектирования СБИС.....	6
Моделирование HDL-описания.....	6
Синтез логической схемы.....	7
Синтез с использованием скрипта.....	11
Размещение и трассировка.....	12
Описание контактных площадок.....	12
Создание проекта.....	15
Создание дополнительных контактных площадок.....	16
Планирование кристалла.....	19
Создание колец питания и земли.....	22
Размещение и трассировка стандартных ячеек.....	25
Оптимизация размещения.....	27
Добавление филлеров.....	27
Верификация топологии.....	28
Экспорт DEF-файла из Innovus.....	28
Импорт DEF-файла в Virtuoso и получение layout-представления кристалла.....	29
Экспорт набора фотошаблонов в формате GDSII.....	32
Аналоговое моделирование кристалла.....	32
ПРИЛОЖЕНИЕ А.....	34
ПРИЛОЖЕНИЕ Б.....	35
Часто возникающие вопросы.....	37

Методические указания к курсовой работе по дисциплине «Проектирование СБИС»

Задачей курсовой работы является проведение полного потока проектирования полужаказной специализированной интегральной схемы (ASIC).

Полный поток проектирования интегральной схемы можно разделить на два этапа: логическое и физическое проектирование. В соответствии с этим сначала формулируется техническое задание и анализируется. На основе анализа (или обзора литературных источников) формируется алгоритм работы разрабатываемого устройства, а затем сформировать **функциональную схему**.

На основе этого анализа проводится **HDL-описание** разрабатываемого устройства. Для каждого разрабатываемого модуля необходимо провести верификацию, для этого пишется **тестовое испытание (testbench)**. При возможности работоспособность HDL-описания можно проверить на ПЛИС.

При условии правильной работы устройства на уровне HDL производится её **логический синтез** в соответствующей библиотеке элементов, после чего синтезированное устройство также на уровне функциональных блоков (модулей) проходит верификацию в виде моделирования **тестового испытания**. Адекватность синтеза определяется совпадением результатов моделирования предыдущего этапа и данного.

После наступает этап физического проектирования, который заключается в **размещении и трассировке** библиотечных элементов топологии в КМОП-базисе на кристалле.

Верификация топологии. Проверка на правильность размещения (соблюдение конструктивно-технологических ограничений) осуществляется **DRC-анализом** (англ. design rule check). Для каждого библиотечного элемента следует провести ещё один вид анализа – **LVS-анализ** (англ. layout versus schematic), то есть сопоставление экстрагированной из топологии электрической схемы с её схемотехническим представлением.

Успешное проведение DRC-анализа предшествует следующему этапу – **экстрагированию электрической схемы с паразитными элементами** –

сопротивления контактов и ёмкости межсоединений в виде SPICE-описания. Экстрагированная аналоговая схема проходит моделирование с демонстрацией своей работы. На основе этого моделирования оценивается максимальная частота работы схемы (опытным путём).

Для определённой ранее частоты работы схемы производится **аналоговое моделирование** экстрагированной схемы с паразитными параметрами одного из библиотечных элементов. Моделирование производится как *на различную ёмкостную нагрузку*, так и *на различную длительность фронта входного импульса* (параметры указаны в таблице 1). Определяются времена нарастания и спада фронтов выходного импульса, динамической мощности и работы переключения. Помимо этого, производится моделирование работы схемы для трёх граничных случаев (corner cases): наихудший (*worst*), типичный (*typical*) и наилучший (*best*). Параметры для предельных случаев представлены в таблице 2.

Таблица 1 – Параметры моделирования на ёмкостную нагрузку

Вариант	Ёмкость нагрузки, фФ	Длительность фронта, нс
1	20	20
2	50	50
3	100	100

Таблица 2 – Предельные случаи для моделирования (corner cases)

Случай	Напряжение питания, В	Температура анализа, °С
наихудший (worst)	3	-60
типичный (typical)	3,3	+25
наилучший (best)	3,6	+100

Кроме того, для выходных каскадов инверторов необходимо провести моделирование на выходной контакт, представляющий собой RC-цепочку с параметрами ёмкости 100 пФ и сопротивления 2 кОм.

Требования к содержанию и оформлению работы

Работа оформляется в соответствии с действующим ГОСТ к текстовым работам. HDL-описания модулей оформляются в виде листингов моноширным шрифтом (Courier, Courier New, Liberation Monospace и пр.). Описание сопровождается комментариями к каждому порту, сигналу, переменной, процессу. Описанию предшествует анализ работы модуля в виде алгоритмического или поведенческого представления.

При наименовании портов, сигналов, переменных следует руководствоваться тем, что их имена должны быть адекватными, отражающими по возможности функцию этих портов, сигналов, переменных. Следует избегать русифицированных наименований (например, schetchik, peremennaya, sbros, nomer и пр.), наименования должны быть англофицированы (например, counter, cnt, reset, rst, number, nmr и пр.).

Осциллограммы результатов моделирования сопровождаются описанием происходящего на них в тот или иной момент времени. **Осциллограммы должны быть читаемы!** При необходимости можно выделить часть осциллограммы или обрезать её.

Поток проектирования СБИС

В данной работе будет представлен пошаговый подход к выполнению моделирования RTL, синтезу / моделированию вентильного уровня и, наконец, проектированию макета с использованием автоматического размещения и маршрута SoC Innovus со стандартной библиотекой ячеек TSMC 45 нм.

Моделирование HDL-описания


Для запуска моделирования RTL-описания откройте терминал в папке, в которой расположены v-файлы, и запишите команду

```
xmverilog +gui +access+gwc [file1.v] [file2.v]
```

Здесь [file1.v] [file2.v] – наименования v-файлов, которые необходимо использовать в моделировании. Если, например, файл file2.v включён в файл file1.v строкой

```
`include «file2.v»
```

то необходимости указывать этот файл в вышезаписанной команде нет.




В открывшемся окне модуля SimVision выберите в списке сигналов те, временные диаграммы (waveform) необходимо вывести, нажмите правой кнопкой и в контекстном меню выберите Send to Waveform Editor. Откроется окно вывода временных диаграмм.

В файле тестбенча должно быть указано время, когда необходимо остановить моделирование, например,

```
initial #500 $finish;
```

Далее достаточно запустить процесс моделирования **Simulation > Run** (клавиша F2).



Синтез логической схемы

Следующим этапом проектирования цифровой интегральной схемы является её логический синтез. Задачей логического синтеза является перевод текстового описания работы схемы в представление в виде логических вентилей. Логический синтез осуществляется в базе тех стандартных ячеек, которые присутствуют у целевой библиотеки. В нашем случае используется учебная библиотека от Cadence.

Синтез на уровне вентилей включает в себя реализацию поведения схемы (описываемой моделью Verilog) с использованием стандартных вентилей. При синтезе на уровне вентилей файл Verilog синтезируется в файл списка соединений (netlist), который включает стандартные вентили и их времена задержек. В соответствии с этим для проведения синтеза необходимо иметь как минимум два типа файлов:

- .v-файл – файл, написанный на языке Verilog HDL, в котором представлено RTL-описание синтезируемого устройства;

- .lib-файл – файл в формате Liberty Timing file в котором содержится информация о стандартных ячейках используемой библиотеки. По сути это файл временной модели, в котором содержится информация о временах задержек ячеек, длительностях фронтов переключения, требования к временам предустановки и удержания. Данный файл предоставляется поставщиком.

В результате синтеза на выходе получится список соединений стандартных ячеек также в формате Verilog, то есть .v-файл. Для различения RTL-описания и описания списка соединений последний некоторые разработчики переименовывают в .vg-файл (равно как для testbench можно использовать .vt-файл).

В любом процессе проектирования моделирование этого списка соединений на уровне вентилях в конечном итоге покажет успешен или нет разрабатываемый проект. Наряду с файлом списка соединений сценарий синтеза также генерирует отчёт о времени задержек (timing report), отчёт о площади и отчёт о потребляемой мощности. Отчёт о временах задержек является важной частью информации. В нём содержится подробная информация о критическом пути, который указывает, соответствует ли схема требованиям к синхронизации / частоте.

Для синтеза используется GENUS Synthesis Solution следует проделать следующие шаги.

1. Создайте в папке с проектом папки /library, /rtl, /syn и /virtuoso

```
mkdir library rtl syn virtuoso
```

2. Сформируйте символьные ссылки на библиотеки с логическими вентилями и контактными площадками в папку /library

```
$ ln -s  
/local/1/lan/flow/t1u1/reference_libs/GPDK045/gsclib045_all_v4.4/gsclib045/timing/fast_vdd1v0_basicCells.lib ./library/gsclib045_fast.lib
```

```
$ ln -s  
/local/1/lan/flow/t1u1/reference_libs/GPDK045/gsclib045_all_v4.4/gsclib045/verilog/fast_vdd1v0_basicCells.v ./library/gsclib045_fast.v
```

Для подготовки проекта для размещения и трассировки кристалла нужны дополнительно файлы:

- .lef-файл – файлы формата Library Exchange Format. Файлы, описывающие библиотеку имеют две части: технологическую и

описание ячеек. Технологический файл содержит информацию о доступных слоях металла, сквозных отверстиях (via), правилах проектирования. Файл описания ячеек содержит информацию, относящуюся к геометрии каждой ячейки в абстрактном её представлении.

Перейдите в папку с проектом, а затем при помощи терминала создайте в папке `/library` папку `/lef`, в которой добавьте символичные ссылки на `lef`-файлы (их три: технологический файл `gsclib045_tech.lef`, описание стандартных ячеек `gsclib045_macro.lef` и описание ячеек контактных площадок `giolib045.lef`)

```
$ ln -s  
/local/2/lan/flow/t1u1/reference_libs/GPDK045/gsclib045_all_v4.4/gsclib045/lef/gsclib045_tech.lef ./library/lef/gsclib045_tech.lef
```

```
$ ln -s  
/local/2/lan/flow/t1u1/reference_libs/GPDK045/gsclib045_all_v4.4/gsclib045/lef/gsclib045_macro.lef ./library/lef/gsclib045_macro.lef
```

```
$ ln -s  
/local/3/lan/flow/t1u1/reference_libs/GPDK045/giolib045_v3.2/giolib045/lef/giolib045.lef ./library/lef/giolib045.lef
```

3. Перейдите в папку `/syn` и запустите из неё Genus командой

```
cd /syn
```

```
genus -legacy_ui
```

```
gui_show
```

4. Сверните окно графического интерфейса и проделайте следующие инструкции, чтобы загрузить корректную библиотеку стандартных ячеек и запустить синтез (вместо `<file.v>` укажите файл своего проекта)

```
legacy_genus:/> set OUTPUT_DIR ./run_dir
```

```
legacy_genus:/> set_attribute lib_search_path ../library
```

```
legacy_genus:/> set_attribute library {gsclib045_fast.lib}
```


5. Вы получите несколько предупреждений, но ошибок быть не должно. Как только библиотека настроена, вам нужно загрузить и доработать свой файл Verilog. В этом случае он был помещен в папку `/rtl` и может быть обработан с помощью следующих команд (вместо `file` укажите название своего проекта):

```
legacy_genus:/> load -v2001 ../rtl/<file.v>
```

```
legacy_genus:/> set DESIGN <file>
```

```
legacy_genus:/> elaborate
```

6. При доработке Verilog-описания каждая строка текста обрабатывается и заменяется вентилями. Перейдите в окно вашего графического интерфейса, там должен быть пустое представление “Layout”, добавьте вид “Schematic”. Вы должны получить окно с блоками схем, которые представляют входной Verilog-файл.



7. На данный момент компилятор RTL сгенерировал неоптимизированную версию предоставленного Вами Verilog-описания. Заключительным шагом является синтез разработанного дизайна, который оптимизирует уже созданную схему и интегрирует ваш проект со стандартной библиотекой ячеек TSMC. Вариантов оптимизации доступно множество, но в данной работе они приводиться не будут. Проект может быть синтезирован с помощью следующей команды:

```
legacy_genus:/> synthesize -to_mapped -eff high -no_incr
```

Окно графического интерфейса не будет автоматически обновляться. Чтобы обновить графический интерфейс, Вам нужно выбрать свой проект в левом меню (он будет называться Hier Cell), затем щелкнуть правой кнопкой мыши и выбрать **Schematic View > In Main**.

8. После сообщения об успешном синтезе сохраните список соединений и временные ограничения (constraints)

```
legacy_genus:/> write -mapped > ${DESIGN}_synth.v
```

```
legacy_genus:/> write_sdc > ${DESIGN}.sdc
```

9. Выйдите из Genus

```
legacy_genus:/> exit
```

Для синтеза может использоваться скрипт, написанный на языке Tcl (от англ. Tool Command Language — «командный язык инструментов»), который содержит следующие основные указания:

- файл Verilog, содержащий определение модуля верхнего уровня;
- правильный каталог;
- имя модуля верхнего уровня;
- частота, для которой должен быть реализован проект. На основе предоставленной информации о частоте инструмент синтеза пытается оптимизировать конструкцию таким образом, чтобы соответствовать требованиям к этой частоте.

Синтез с использованием скрипта

Некоторые операции при синтезе и разводке кристалла приходится повторять неоднократно. Для того, чтобы ускорить и автоматизировать процесс проектирования кристалла рекомендуется использовать скрипты, написанные на языке Tcl.

Перейдите в папку /syn, в ней создайте файл скрипта для автоматизированного синтеза syn.tcl, содержание файла представлено ниже.

```
pluma syn.tcl
```

В открывшемся редакторе введите текст скрипта. Описание скрипта syn.tcl находится в Приложении А.

Для автоматизации синтеза запустите из папки /syn инструмент Genus в режиме legacy без графического интерфейса, затем запустите скрипт

```
genus -legacy_ui  
legacy_genus:/> source syn.tcl
```

Исправляя ошибки, добейтесь завершения синтеза.

В результате исполнения скрипта в папке появится папка /genus_invs_des, в которой содержатся файлы:

genus.v – список соединений на языке Verilog
genus.globals – файл с глобальными настройками для Innovus
genus.mode – файл с установками для временного анализа

genus.mmode.tcl – tcl-скрипт, содержащий задание параметров временного анализа

Размещение и трассировка

Данный этап проводится инструментом Cadence Innovus.

Описание контактных площадок



1. В папке /genus_invs_des откройте файл genus.v, содержащий описание списка соединений после синтеза

```
gedit genus.v
```

2. В открывшемся файле отредактируйте описание списка соединений, добавив в него описание подключения контактных площадок с ядром. Для этого необходимо добавить:

- a. описание модуля верхнего уровня module top, который будет являться Вашим синтезированным устройством;
- b. внутренние проводники, соединяющие контактные площадки с ядром;
- c. внешние проводники, соединяющие внешнюю часть кристалла с контактными площадками (фиктивно);
- d. проводники, обеспечивающие соединение ядра с питанием и землёй VDDC и VSSC (C – англ. core - ядро);
- e. проводники, соединяющие питание контактных площадок (в рамках используемого PDK, контактные площадки имеют собственное питание) VDDO и VSSO (O – англ. outdoor – наружный, внешний);
- f. экземпляры модулей контактных площадок: входных, выходных, двунаправленных (последние при необходимости), питания ядра и питания контактных площадок и их соединения проводниками;

Для этого используйте пример ниже. В качестве примера используем 4-битный счётчик со сбросом. У него есть 2 контактные площадки для входа (для сигналов clk и nR) и 4 контактные площадки на выход (для сигналов Q3, Q2, Q1 и Q0). Точками указаны провода (wire), которыми соединяются контактные площадки и схема.



Файл Verilog с описанием такого модуля выглядит следующим образом

```
//описания модулей более низкого уровня иерархии располагаются выше
//описание модуля cnt4
module cnt4(CLK, nR, Q3, Q2, Q1, Q0);
input CLK, nR;
output Q3, Q2, Q1, Q0;

//внутренние межсоединения
wire nQ3, nQ2, nQ1, nQ0;

//соединения триггеров
DFFRX1 U1 (.Q(Q0), .QN(nQ0), .D(nQ0), .RN(nR), .CK(CLK));
DFFRX1 U2 (.Q(Q1), .QN(nQ1), .D(nQ1), .RN(nR), .CK(nQ0));
DFFRX1 U3 (.Q(Q2), .QN(nQ2), .D(nQ2), .RN(nR), .CK(nQ1));
```

```

DFFRX1 U4 (.Q(Q3), .QN(nQ3), .D(nQ3), .RN(nR), .CK(nQ2));
endmodule

//описываем входы и выходы top-модуля
module top(clk_i, nR_i, Q3_o, Q2_o, Q1_o, Q0_o);
input clk_i, nR_i;
output Q3_o, Q2_o, Q1_o, Q0_o;

//задаём проводники, которые соединят
//счётчик с контактными площадками
wire clk, nR, Q3, Q2, Q1, Q0;

//задаём проводники для подключения к питанию ядра (VDDC, VSSC)
//и контактных площадок (VDD0, VSS0)
wire VDDC, VDD0;
wire VSSC, VSS0;

//подключаем счётчик к межсоединениям
cnt4 U1 (.clk(clk),
        .R(nR),
        .Q3(Q3),
        .Q2(Q2),
        .Q1(Q1),
        .Q0(Q0));

//Входные контактные площадки
PADDI PAD_CLK (.PAD(clk_i), .Y(clk), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADDI PAD_nR (.PAD(nR_i), .Y(nR), .VDDIOR(VDD0), .VSSIOR(VSS0));

//Выходные контактные площадки
PADDO PAD_Q3 (.A(Q3), .PAD(Q3_o), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADDO PAD_Q2 (.A(Q2), .PAD(Q2_o), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADDO PAD_Q1 (.A(Q1), .PAD(Q1_o), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADDO PAD_Q0 (.A(Q0), .PAD(Q0_o), .VDDIOR(VDD0), .VSSIOR(VSS0));

//Контактные площадки питания ядра
//например, для больших схем по 2 для VDD и VSS
PADVDD PAD_VDD1 (.VDD(VDDC), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADVDD PAD_VDD2 (.VDD(VDDC), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADVDD PAD_VSS1 (.VSS(VSSC), .VDDIOR(VDD0), .VSSIOR(VSS0));
PADVDD PAD_VSS2 (.VSS(VSSC), .VDDIOR(VDD0), .VSSIOR(VSS0));
//Контактные площадки питания контактных площадок входа/выхода
PADVDDIOR PAD_VDDIOR (.VDDIOR(VDD0), .VSSIOR(VSS0));
PADVSSIOR PAD_VSSIOR (.VDDIOR(VDD0), .VSSIOR(VSS0));

```

endmodule


Создание проекта

1. Перейдите в папку, в которой размещается синтезированный проект, и запустите в ней модуль Innovus командой в терминале

`innovus`

2. Запустите в открывшемся окне импорт проекта **File > Import Design**.

- a. В открывшемся окне в блоке *Netlist* выберите Verilog и выберите файл со списком соединений `genus_invs_des/genus.v`.
- b. В поле Top Cell выберите By User и укажите наименование модуля верхнего уровня top.
- c. В блоке *Technology/Physical Libraries* укажите LEF Files и выберите LEF-файлы из папки с библиотекой `library/lef/gsclib045_tech.lef`, `library/lef/gsclib045_macro.lef` и `library/lef/giolib045.lef`. **Порядок перечисления важен!**
- d. В блоке *Power* укажите наименования шин питания и земли для ядра и контактных площадок VDDC, VDDO и VSSC с VSSO соответственно (см. пункт про формирование описания контактных площадок).
- e. В блоке Analysis Configuration в поле MMMC View Defenition File выберите файл `genus_invs_des/genus.mmode.tcl`, в этом файле указаны временные ограничения для проведения оптимального процесса размещения и трассировки.
- f. Нажмите ОК.
- g. Если всё хорошо, то появится изображение кристалла с контактными площадками и пустым ядром (стрелки у контактных площадок входа/выхода показывают входная или выходная это площадка).



3. Сохраните проект, чтобы можно было его загружать без создания заново **File > Save Project**. В открывшемся окне выделите тип данных *Innovus*.

4. Чтобы загрузить проект выберите **File > Restore Design**. В открывшемся окне также выберите тип данных *Innovus*.

Создание дополнительных контактных площадок

На предыдущем рисунке обратите внимание, что контактные площадки расположены хаотично, хоть и равномерно вокруг ядра микросхемы. Кроме того, отсутствуют специальные ячейки, которые обеспечивают соединение контактных площадок по углам – угловые ячейки входа / выхода. Следовательно, на текущем шаге необходимо завершить формирование контактных площадок.

После сохранения проекта в Innovus в папке с проектом появился файл *top.save.io*. Если не появился, выберите **File > Save... > IO Files**. В этом файле находится информация о контактных площадках, их типе, расположении относительно ядра (сверху, справа, снизу, слева), порядок их следования, подключаемые проводники и прочее.

В данном пункте мы отредактируем этот файл с указанием информации о контактных площадках и добавим новые.

Откройте файл top.save.io в текстовом редакторе и отредактируйте его, добавив угловые контактные площадки, по примеру описания ниже

```
#определяем глобальные параметры
#направление расположения площадок – по часовой стрелке
(globals
  version = 3
  io_order = clockwise
)
#описываем площадки (указываем имя, тип ячейки
#и ориентацию для угловых ячеек)
#слева сверху, справа сверху, справа снизу, слева снизу – угловые
#контактные площадки
#слева, сверху, справа и снизу – контактные площадки
#входные / выходные, питания ядра и питания контактных площадок
#имена площадок должны соответствовать описанным в netlist


(iopad
#угловая площадка сверху слева
  (topleft
    (inst name="PAD_Corner1" cell=padIORINGCORNER orientation =
R270)
  )
#площадки сверху
  (top
    (inst name="PAD_clk" cell=PADDI)
    (inst name="PAD_VDD1" cell=PADVDD)
  )
#угловая площадка сверху справа
  (topright
    (inst name="PAD_Corner2" cell=padIORINGCORNER orientation =
R180)
  )
#площадки справа
  (right
    (inst name="PAD_Q0" cell=PADD0)
    (inst name="PAD_Q1" cell=PADD0)
    (inst name="PAD_Q2" cell=PADD0)
    (inst name="PAD_Q3" cell=PADD0)
    (inst name="PAD_VSS2" cell=PADVSS)
  )
#угловая площадка снизу справа
  (bottomright
    (inst name="PAD_Corner3" cell=padIORINGCORNER orientation =
R90)
  )
#площадки снизу
  (bottom
```

```

        (inst name="PAD_nrst"      cell=PADDI)
        (inst name="PAD_VDD2"      cell=PADVDD)
    )
#угловая площадка снизу слева
    (bottomleft
        (inst name="PAD_Corner4"    cell=padIORINGCORNER orientation =
R0)
    )
#площадки слева
    (left
        (inst name="PAD_VSS1"      cell=PADVSS)
        (inst name="PAD_en"        cell=PADDI)
    )
)

```

Сохраните файл. В следующий раз при загрузке проекта данный файл можно подгружать в окне Import Design в поле IO Assignment (а чтобы не подгружать каждый раз, используйте **Save...** и сохраните файл глобальных настроек в формате *.globals (перезапишите файл genus.globals), который можно в последствие загружать через **Load...**). При необходимости изменить расположение площадок можно отредактировать данный файл.




Планирование кристалла

Для настройки планирования кристалла (размеры ядра или чипа) откройте меню **Floorplan > Specify Floorplan**.

1. В открывшемся окне на вкладке Basic выберите размер ядра Core Size by Aspect Ratio и в поле Ratio (H/W) укажите 1 (соотношение высоты к ширине как у квадрата).
2. Выберите долю использования всей площади ядра Core Utilization равную 0,7 (70 %). Это значение определяет часть площади ядра, используемую для размещения стандартных ячеек. Большее значение означает, что Ваш проект будет довольно компактным, но трассировка может быть сложной, если не невозможной. Меньшие значения значительно увеличат площадь проектирования.

3. Укажите расстояния между ядром и контактными площадками Core Margins by *Core to IO Boundary* и равными 30 (единица измерения – микрометры). Чем больше контактных площадок, тем большее расстояние следует указывать. Подбирается опытным путём.

4. Нажмите OK.



5. После этого получим изображение контактных площадок и ядра.


6. На рисунке видно, что между частью контактных площадок присутствуют пустые места. Их заполняют специальными ячейками – филлерами (fillers). Филлеры в библиотеке giolib045 существуют нескольких ширин - 60, 10, 5, 3, 1, 0,1, 0,01 и 0,005 мкм. Для их создания нажмите **Place > Physical Cell > Add I/O Filler...**

7. В открывшемся окне в качестве имени ячейки введите Cell Name = padIORINGFEED60 (или padIORINGFEED10, или padIORINGFEED5, или padIORINGFEED3, или padIORINGFEED1, или padIORINGFEED01, или padIORINGFEED001, или padIORINGFEED0005). В списке Side выберите ту сторону, где необходимо создать филлеры. Так, для примера, на картинке выше необходимо создать филлеры снизу и справа (bottom и right). Поочерёдно выбирая имена ячеек с шириной от 60 до 1 мкм и нажимая каждый

раз Apply убедитесь, что все пустые места заполнены ячейками-филлерами. Для нашего примера понадобились филлеры только шириной 10 мкм.



8. Нажмите ОК.




Создание колец питания и земли

Чтобы подключить Ваше напряжение питания к стандартным ячейкам, питание и земля должны быть доступны со всех сторон матрицы ячеек. Это делается путём добавления колец питания и указания глобальных подключений. Откройте меню **Power > Connect Global Nets**.


1. В области Power Ground Connection в блоке *Connect* выберите Pin, а в блоке *Scope* выберите Apply All.
2. Для каждого сигнала VDDC, VDDO, VSSC и VSSO проделайте следующее:
 - a. Введите имя пина в поле Pin Name(s) в области *Connect*
 - b. Введите имя сигнала в поле To Global Net.
 - c. Нажмите *Add to List*.

- d. Так необходимо п. 2, а-с проделать для подсоединения сигналов VDDC к пину VDD, VSSC – к VSS, VDDO – к VDDIOR, VSSO – к VSSIOR.
3. Нажмите *Apply* (в терминале отобразится сколько ячеек обновлено), а затем *Check* для проверки, все ли сигналы подсоединены (в терминале после нажатия этой кнопки не будет сообщений, если всё хорошо).
4. Нажмите *Cancel* для выхода.




5. Затем выберите **Power > Power Planning > Add Ring**.
6. В открывшемся окне в поле Net(s) добавьте VDDC и VSSC, кликнув на иконку папки справа.
7. Вы можете планировать питание в различных режимах, чтобы облегчить различные стили дизайна. Поскольку предпочтительнее выполнять маршрутизацию внутри колец питания, лучше расположить их вокруг границы ввода-вывода, поэтому выберите этот вариант. В блоке **Ring Type** выберите **Around I/O boundary**.

8. В блоке **Ring Configuration** укажите слой Metal3 для Top и Bottom и слой Metal2 для Right и Left. Горизонтальная линия металлизации таким образом будет выполнена в слое Metal3, а вертикальная – в слое Metal2.
 - a. Ширину выставьте равную Width = 8 (Расчёт ширины колец представлен ниже).
 - b. Расстояние между одинаковыми слоями Spacing = 1.25.
 - c. Offset укажите Center in channel.
9. Нажмите ОК. Появятся кольца вокруг ядра, а в терминале отобразится отчёт о количестве проводников каждого слоя и сквозных отверстиях между ними.




10. Теперь необходимо подсоединить кольца питания и земли к стандартным ячейкам. Для этого выберите **Route > Special Route**, в поле Net(s) введите VDDC и VSSC и нажмите ОК. Будут созданы рельсы (rails) питания и земли к области размещения стандартных ячеек.
11. Для обеспечения более равномерного подключения стандартных ячеек к питанию в больших схемах создаются специальные полосы проводников питания (stripes). Для их создания выберите **Power > Power Planning > Add Stripes**.
 - a. На вкладке **Basic** в поле Net(s) укажите VDDC и VSSC.
 - b. В области Set Configuration выберите Layer = Metal4, а направление укажите вертикальное Direction = Vertical.

- с. Ширину Width и минимальное расстояние Spacing между слоями укажите равную половине ширины шин в кольце и 1.25 соответственно.
- д. В блоке **Set Pattern** укажите расстояние между полосами Set-to-set distance = 50 (при необходимости можно варьировать).
- е. В блоке **First/Last Stripe** выберите Relative from core or selected area и укажите Start = 30 (при необходимости можно варьировать).
- ф. На вкладке **Advanced** установите Snap wire center to routing grid = Grid.
- г. Нажмите OK. На плане кристалла появятся вертикальные полосы питания и земли внутри ядра.




Размещение и трассировка стандартных ячеек

1. Для размещения стандартных ячеек выберите **Place > Place Standart Cell**. В открывшемся окне выберите Run Full Placement и нажмите OK. Внутри ядра появятся Ваши ячейки с предварительным межсоединением и соединением с контактными площадками.



2. Если размещение завершается неудачей, это, скорее всего, связано с тем, что Innovus не может разместить ячейки в заданной области, не вызывая перекрытия вентилях. Чтобы решить эту проблему, следует начать сначала, повторно инициализировав планирование кристалла с ослабленными ограничениями. Наилучшим ограничением для изменения является коэффициент использования строк. Уменьшив этот коэффициент, Вы сможете увеличить вероятность размещения без перекрытий.

3. Для оптимизации трассировки межсоединений внутри ядра выберите **Route > Nano Route > Route**. В открывшемся окне нажмите **OK**.




Оптимизация размещения

Если вы импортируете полный макет из Innovus в Virtuoso на этом этапе, у Вас могут возникнуть ошибки DRC из-за того, что слои n -карманов расположены недостаточно далеко. Эти ошибки можно исправить вручную в Virtuoso или добавить предварительно разработанные ячейки-филлеры с помощью Innovus. Эти ячейки обеспечивают непрерывность для слоев n -карманов и линий питания между размещенными ячейками.

Добавление филлеров

Для добавления филлеров сделайте следующие шаги.

1. Выберите **Place > Physical Cell > Add Filler**.
2. В открывшемся окне в поле Cell Name(s) введите имена ячеек-филлеров, которые будут использоваться для заполнения, для этого нажмите *Select*, выберите все филлеры с именем FILL и нажмите *Add*, нажмите *Close*, отметьте Mark Fixed.
3. Нажмите *OK*.
4. Убедитесь, что филлеры добавлены в топологию.



Создание топологии завершено!

Следующим этапом является получение DEF-файла (Design Exchange Format), с последующей работой с ним в Virtuoso, где будет происходить верификация топологии, экстракция паразитных параметров и моделирование работы схемы с ними. После данной верификации уже получают набор фотошаблонов в формате GDSII – gds-файл.

Верификация топологии

Перед экспортом макета необходимо убедиться в отсутствии каких-либо геометрических ошибок, возникших во время размещения, или ошибок подключения из-за маршрутизации. Это можно сделать, выбрав пункт **Verify Geometry** и **Verify Connectivity** в меню **Verify**. Отчёты будут сгенерированы и помещены в каталог, из которого Вы запустили Innovus. Вы также можете их увидеть в терминале.

Экспорт DEF-файла из Innovus

Для работы с верификацией топологии, которая производится инструментом Virtuoso необходимо создать специальный файл:

- .def-файл – файл формата Design Exchange Format, который используется для представления физического представления микросхемы. Файл, тесно связанный с LEF-файлом. Таким

образом, оба файла необходимы для правильного отображения физического представления проекта.

В окне Innovus выберите **File > Save > DEF**. Сохраните Вашу топологию в .def-файле.

Пример описания tcl-скрипта для полуавтоматизированной (некоторые размеры необходимо править вручную) разводки кристалла и получения DEF-файла представлен в Приложении Б.

Импорт DEF-файла в Virtuoso и получение layout-представления кристалла

1. Создайте папку /virtuoso в папке с проектом. В ней создайте файл cds.lib, откройте его текстовым редактором и добавьте библиотеки с технологией gpd045, со стандартными ячейками gsclib045 и контактными площадками giolib045, записав следующее

```
INCLUDE [путь к папке]/gpd045_v_6_0/cds.lib
```

```
INCLUDE [путь к папке]/gsclib045_all_v4.4/cds.lib
```

```
INCLUDE [путь к папке]/giolib045_v3.2/cds.lib
```

2. Откройте Virtuoso и создайте новую библиотеку для Вашего проекта **File > New > Library**. При создании библиотеки выберите Attach to an existing technology library и укажите GPD045.

3. Импортируйте библиотеку **File > Import > DEF**. Укажите импортируемый def-файл, библиотеку и ячейку, в которую будет производится импорт, создаваемое представление как layout. В качестве представлений компонентов также укажите layout. Нажмите ОК. В результате импорта Вы получите кристалл в layout-представлении.

DEF In

DEFIn File Name

ts/BarinovAD/ASIC_Design/Flow/innovus/top.def

Target Library Name

Chip

Target Library Path

/Documents/BarinovAD/ASIC_Design/Topology/cds

Ref. Technology Libraries

gpdk045 gsc1ib045_tech

Create a module hierarchy from hierarchical names

☐

Share Library

☐

New Library

☐

Technology From Library

Target Cell Name

top

Browse

Target View Name

layout

Component View List

layout

Master Library List

Overwrite Design

☐

Create CustomVias only

☐

Log File Name

☐ Use Template File

☒ Use GUI Fields

Template File Name

Save Template File Name

...

Save

Comment Char

Pin Purpose

Do not create any routing data

☐

Layer Map File Name

Compress

☐

Compress Level

Ignore DRCFILL Shape Tag & Translate on Drawing Purp

☐


OK

Cancel


Defaults

Apply

Help



4. Экспортировать изображение топологии можно выбрав меню **File > Export Image...** В открывшемся окне настраивается экспортируемая область, формат файла и пр. Для представления изображения для отчётов рекомендуется использовать белый либо прозрачный фон.




Экспорт набора фотошаблонов в формате GDSII

Аналоговое моделирование кристалла

После формирования топологии в потоке проектирования наступает этап верификации схемы на транзисторном уровне. Экстракция паразитных параметров, аналоговое моделирование схемы. Для того, что этот этап произвести необходимо сформировать schematic- и symbol-представление схемы. Для этого следует экспортировать Verilog-описание списка соединений без контактных площадок (можно и с ними).

1. Откройте Virtuoso, и создайте новую библиотеку для Вашего проекта **File > New > Library**. При создании библиотеки выберите Attach to an existing technology library и укажите GPDK045. Или используйте имеющуюся библиотеку.

2. Импортируйте список соединений, для этого в окне CIW выберите **File > Import > Verilog**. На вкладке Import Options укажите v-файл списка соединений. В поле Target Library Name укажите библиотеку из п. 1, в которую будет импортироваться файл. В поле Reference Libraries укажите библиотеки gpdk045, gsc1ib045 и giolib045. Нажмите ОК. Пройдёт процесс импорта, откроется журнал. В библиотеке будут созданы ячейки с модулями и schematic- и symbol-представлениями.



3. По опыту, полученному на практических занятиях, проведите моделирование схемы без паразитных параметров.

а. По опыту, полученному на практических занятиях, проведите моделирование схемы после экстракции паразитных параметров.

ПРИЛОЖЕНИЕ А

Листинг А.1 – Описание tcl-скрипта для Genus

```
#Указание выходной директории
set OUTPUT_DIR ./run_dir
#Установка пути к библиотекам
set_attribute lib_search_path ../library
#Указание библиотек для поиска в папке library
set_attribute library {gsclib045_fast.lib}
set_attribute lef_library {\
./lef/gsclib045_tech.lef \
./lef/gsclib045_macro.lef \
./lef/giolib045.lef}

#загрузка HDL-файла под названием file.v
load -v2001 ../rtl/file.v
set DESIGN file
#Подготовка дизайна
elaborate
#Синтез на примитивах
syn_gen
#Сопоставление примитивов и целевой библиотеки
syn_map
#запись синтезированного файла
write -mapped > ${DESIGN}_synth.v
#Запись файла с временными ограничениями
write_sdc > ${DESIGN}.sdc
#Запись дизайна для Innovus
write_design -innovus ${DESIGN}

exit
```

ПРИЛОЖЕНИЕ Б

Листинг Б.1 – Tcl-скрипт для полуавтоматизированной разводки кристалла в
Innovus

```
#-----Предварительная настройка дизайна-----#
set FILE_NAME genus_invs_des/genus.v
set TOP_CELL top
set CORE_SIZE 20
set CORE_MARGIN_IO 30

#Инициализация файла Verilog-описания схемы
set init_verilog $FILE_NAME
#Инициализация ячейки верхнего уровня
set init_top_cell $TOP_CELL
#Инициализация файла входов/выходов
set init_io_file top.save.io
#Инициализация пути к mmmc-файлу
set init_mmmc_file genus_invs_des/genus.mmode.tcl
#Инициализация пути к lef-файлам
set init_lef_file {\
../lib/lef/gsclib045_tech.lef \
../lib/lef/gsclib045_macro.lef \
../lib/lef/giolib045.lef}
#Инициализация проводов питания
set init_pwr_net {VDD0 VDDC}
set init_gnd_net {VSS0 VSSC}

#-----Инициализация дизайна-----#
#Инициализация проекта
init_design

#Высота/Ширина Использование_ядра Расстояние_до_границы_ядра_4_шт
#floorPlan -site CoreSite -r 0.9975 0.012643 30.0 30.0 30.0 30.0
#Ширина Высота Расстояния_до_границы_ядра_4_шт
floorPlan -site CoreSite -s $CORE_SIZE $CORE_SIZE $CORE_MARGIN_IO
$CORE_MARGIN_IO $CORE_MARGIN_IO $CORE_MARGIN_IO

#Добавление филлеров к контактным площадкам (west, north, south, east)
addIoFiller -cell padIORINGFEED10 -prefix FILLER -side w
addIoFiller -cell padIORINGFEED10 -prefix FILLER -side s
addIoFiller -cell padIORINGFEED1 -prefix FILLER -side w
addIoFiller -cell padIORINGFEED1 -prefix FILLER -side s

#Подключение глобальных сигналов питания к соответствующим пинам
clearGlobalNets
globalNetConnect VDDC -type pgpin -pin VDD -instanceBaseName *
globalNetConnect VSSC -type pgpin -pin VSS -instanceBaseName *
globalNetConnect VDD0 -type pgpin -pin VDDIOR -instanceBaseName *
```

```

globalNetConnect VSS0 -type pgpin -pin VSSI0R -instanceBaseName *

#Добавление колец питания вокруг ядра
addRing -nets {VDDC VSSC} -type core_rings -follow io -layer {top Metal3
bottom Metal3 left Metal2 right Metal2} -width {top 8 bottom 8 left 8 right
8} -spacing {top 1.25 bottom 1.25 left 1.25 right 1.25} -center 1

#Добавление рельс питания к стандартным ячейкам
setSroutMode -viaConnectToShape {noshape}
sroute -connect { blockPin padPin padRing corePin floatingStripe } -
layerChangeRange { Metal1(1) Metal11(11) } -blockPinTarget
{ nearestTarget } -padPinPortConnect { allPort oneGeom } -padPinTarget
{ nearestTarget } -corePinTarget { firstAfterRowEnd } -floatingStripeTarget
{ blocking padring ring stripe ringpin blockpin followpin } -allowJogging
1 -crossoverViaLayerRange { Metal1(1) Metal11(11) } -nets { VDDC VSSC } -
allowLayerChange 1 -blockPin useLef -targetViaLayerRange { Metal1(1)
Metal11(11) }

#Размещение стандартных ячеек с игнорированием скановых цепей
setPlaceMode -fp false
setPlaceMode -place_global_exp_allow_missing_scan_chain true
place_design

#Оптимизация разводки
setNanoRouteMode -quiet -routeTopRoutingLayer default
setNanoRouteMode -quiet -routeBottomRoutingLayer default
setNanoRouteMode -quiet -drouteEndIteration default
setNanoRouteMode -quiet -routeWithTimingDriven false
setNanoRouteMode -quiet -routeWithSiDriven false
routeDesign -globalDetail

#Добавление филлеров в ядро
addFiller -cell FILL64 FILL32 FILL16 FILL8 FILL4 FILL2 FILL1 -prefix FILLER
-markFixed

#Экспорт DEF-файла
set dbgLefDefOutVersion 5.8
global dbgLefDefOutVersion
defOut -floorplan -netlist -routing top.def

#Сохранение дизайна
saveDesign top.enc

exit

```

Часто возникающие вопросы

В: В папке с проектом у меня накопилось много файлов с расширением cmd и log. Для чего они нужны и можно ли их удалить?

О: Это файлы, которые автоматически генерируются Genus и Innovus. В cmd сохраняется информация о действиях (какие кнопки нажимались и какие параметры выставлялись). Этот файл удобно использовать для дальнейшего формирования скрипта на языке Tcl. В log сохраняется информация о результатах действий, он выступает в роли журнала. Эти файлы генерируются автоматически каждую сессию работы Genus и Innovus. Поэтому они не нужны и их можно смело удалить. Быстро удалить эти файлы можно командой в терминале Linux, запущенном в данной папке:

```
rm *.cmd* *.log*
```

В: На этапе размещения стандартных ячеек после нажатия ОК что-то происходит, окно закрывается, но ячеек на топологии нет. Что это может быть?

О: Если в терминале в конце в качестве отчёта указано, что ошибок нет, но есть предупреждения, то может быть следующее:

1. Если в качестве предупреждения написано, что нет размещаемых ячеек, то скорее всего в файле genus.v в модуле верхнего уровня какой-то инстанцируемый модуль имеет ошибку в названии. Проверьте все названия модулей и если это действительно так, то укажите верное название и заново начните формирование топологии.
2. Если в качестве предупреждения указано, что какой-то пин не может быть соединён с каким-либо сигналом, то в файле genus.v проверьте, чтобы к контактной площадке не была подключена шина. Помните, что к контактной площадке можно подключать только одиночные сигналы (физически – один провод), а не их набор!

В: На этапе размещения стандартных ячеек после нажатия ОК что-то происходит, окно не закрывается и ячеек на топологии нет. Что это может быть?

О: Если в терминале есть указание на ошибку, связанную с появлением в дизайне скановых цепей, то необходимо сделать следующее. Скановые цепи формируются тогда, когда появляются триггеры с разрешающим входом enable. В окне терминала введите команду:

```
> setPlaceMode -place_global_exp_allow_missing_scan_chain true
```

Затем снова нажмите на размещение дизайна.

В: Так какая должна быть иерархия папок в проекте и где должен лежать файл cds.lib?

О: В проекте важна упорядоченность, для этого удобно сформировать следующее дерево:

```
/Project
../rtl
....<file>.v
../syn
....genus_invs_des
.....genus.v
.....genus.globals
.....genus.mmode.tcl
../library
....gsclib045_fast.v
....gsclib045_fast.lib
....lef
.....gsclib045_tech.lef
.....gsclib045_macro.lef
.....giolib045.lef
../virtuoso
....cds.lib
```

В: При разводке кристалла у меня не подключаются контактные площадки питания ядра к кольцам VDDC и VSSC, что делать?

О: Ничего.